SFU 技术参考手册

1. 模块概述 (Overview)

模块采用 **非均匀分段线性近似 (NPLA)** 算法，能够在单周期内完全并行处理 16 路输入数据。

该模块针对 Xilinx 7 系列及 UltraScale+ 系列 DSP48 宏单元进行了深度物理映射（DSP M-Register 级流水线切割）与高扇出本地化优化（Local Control Flow Replication），在极小的资源开销下实现了高吞吐、极低延迟与极佳的时序收敛。

1.1 核心特性

- **多算子支持**：动态支持 e^x (Softmax 指数项)、GeLU、SiLU (Swish) 三种核心非线性激活函数。
- **高吞吐量**：16 路 SIMD 数据流并行，全弹性流水线（Fully Elastic Pipeline）设计，支持背靠背（Back-to-back）连续无缝处理,流水线级数为 7 级。
- **定点数高精度**：采用 16-bit 定点数格式。

---

2. 接口定义 (I/O Interface Description)

信号名称	方向	位宽	描述与时序要求
系统与控制			
i_clk	Input	1	系统工作时钟，上升沿触发。
i_rst_n	Input	1	全局异步复位信号，低电平有效。
i_func_mode	Input	2	**算子模式选择**。00: e^x, 01: GeLU, 10: SiLU。 *(注：该信号必须与 i_valid 同步有效，且会被模块内部流水线*
输入数据侧 (Slave)			
i_valid	Input	1	输入有效标志。为高电平时表示 i_data_bus 数据有效。
o_ready	Output	1	模块就绪标志。为高电平时表示本模块可接收新数据。
i_data_bus	Input	256	16 路 16-bit 拼接总线。数据格式为 **Q4.12 (有符号补码)**。
输出数据侧 (Master)			
o_valid	Output	1	输出有效标志。为高电平时表示 o_data_bus 数据有效。
i_ready	Input	1	下游就绪标志。为低电平时，本模块流水线将自发反压并暂停
o_data_bus	Output	256	16 路 16-bit 拼接总线。 当模式为 e^x 时，格式为 **UQ1.15 (无符号)**； 当模式为 GeLU/SiLU 时，格式为 **Q4.12 (有符号补码)**。

---

3. 功能与时序规范 (Functional & Timing Specifications)

3.1 握手协议规则

本模块遵循标准的弹性流控协议：

1. **数据采样**：仅当 `i_valid` 与 `o_ready` 在时钟上升沿同时为高 (1) 时，输入数据与 `i_func_mode` 才被成功采样进入流水线。
2. **反压机制 (Back-pressure)**：若下游模块拉低 `i_ready`，本模块内部的 7 级流水线数据将安全挂起，并在随后拉低 `o_ready` 以阻止上游发送新数据，**全程保证数据零丢失**。

3.2 数据格式与值域规范 (Data Format & Range Specifications)

本模块在设计上严格区分了输入与输出的定点数域，通过非对称的位宽分配，在固定 16-bit 物理总线的情况下最大化了不同非线性函数的计算精度。同时，硬件内部在 Stage 6 集成了独立的**边界饱和截断逻辑（Saturation Logic）**，确保异常输入下硬件表现的绝对安全。

3.2.1 输入数据格式与有效计算区间

输入端总线 `i_data_bus` 固定采用 16-bit 有符号补码表示。

- **物理定点格式：Q4.12**（1 位符号位，3 位整数位，12 位小数位）。
- **总线绝对物理范围：** `[-8.0, 7.9997]`。

针对不同的非线性函数，NPLA（非均匀分段线性近似）算法配置了不同的**有效拟合区间**。当输入数据超出该区间时，硬件将触发下溢出（Underflow）或上溢出逻辑，直接输出理论极值常量，以节省功耗并避免不可预期的计算翻转。具体规范如下：

算子模式	NPLA 硬件有效区间	越界饱和行为 (Out-of-Bound Handling)
e^x (Mode 00)	[-8.0, 0]	**下溢出 (x < -8.0)**：输出强制置为 0.0。 **上溢出 (x > 0)**：*由于 Softmax 算法中输入通常已减去最大值 ($x - x_{max} \le 0$)，正数输入属异常情况，硬件将默认使用最后一段线性参数进行计算截断。*
GeLU (Mode 01)	[-6.0, 6.0]	**下溢出 (x < -6.0)**：GeLU 函数在极小负半轴趋近于 0，输出强制置为 0.0。 **上溢出 (x > 6.0)**：GeLU 函数在正半轴趋近于 $y = x$，硬件将旁路（Bypass）或输出线性近似值。
SiLU (Mode 10)	[-6.0, 6.0]	**下溢出 (x < -6.0)**：SiLU 在负半轴存在极小负偏值，输出将被硬件强制置位为近似极小常量（如 -0.0046 等，取决于具体配置），而非粗暴归零，以保证梯度连续性。

3.2.2 输出数据格式与动态适配

为了在 16-bit 物理位宽减少误差，输出端总线 `o_data_bus` 并非固定不变，而是会根据 `i_func_mode` 指令**自动切换定点数解码格式**：

1. GeLU / SiLU 模式：输出保持 Q4.12（有符号补码）

- **格式说明**：1 位符号位，3 位整数位，12 位小数位。

- **适配原因**：GeLU 和 SiLU 均为非对称的类线性激活函数，其输出范围与输入范围大体相当（例如输入 6.0，输出约 6.0）。保持 Q4.12 格式能够与下一级网络层（如 MLP 全连接层或 MatMul 矩阵乘法器）的数据格式完美对齐，实现零开销直连。

2. e^x 模式：输出自动切换为 UQ1.15（无符号数）

- **格式说明**：0 位符号位，1 位整数位，15 位小数位。表示范围为 `[0, 1.99996]`。
- **适配原因**：由于 e^x 函数的值域恒为正数，且在 Softmax 的标准处理域 $[-8.0, 0]$ 内，其输出值严格落在 $(0, 1]$ 之间。硬件巧妙地**去除了冗余的符号位与整数位**，将宝贵的物理 Bit 位全部下放给小数部分，使得指数运算尾部的绝对量化误差极限从 2^{-12} 直接骤降至 2^{-15}，这对于保留注意力机制（Attention）中微小但关键的 Score 权重具有决定性意义。

---

4. 微架构说明 (Micro-Architecture)

本模块的超高主频得益于精细的 7 级深度定制流水线：

- **Stage 1 (Interval Search)**：5 级二叉树区间检索，包含下溢出（Underflow）边界绝对安全判定逻辑。
- **Stage 2 (ROM Extraction)**：分布式只读存储器（ROM）系数提取，基于输入索引读取局部线性段的斜率 a 与截距 b。
- **Stage 3 (Pre-DSP Staging)**：数据与系数的位宽扩展对齐，并送入 DSP 原生 AREG/BREG/CREG。
- **Stage 4 (DSP M-Register)**：乘法阵列执行 $a \cdot x$，结果锁存入 DSP48 的中间级 MREG，硬切断原生组合逻辑关键路径。
- **Stage 5 (DSP P-Register)**：加法器执行 $+b$，结果锁存入 DSP48 的 PREG，完成核心数学运算。
- **Stage 6 (Saturation)**：结果防溢出处理，并对齐截断至 16-bit。
- **Stage 7 (Formatting MUX)**：最终输出多路聚合与 Valid 标志生成。

---

5. 性能参数 (Performance & Utilization)

以下数据基于默认 16 路并行配置（16 Lanes）在 Vivado 2024.2 版本下的 Implementation 报告：

Zynq-7000 系列 xc7z020clg484-2

频率322mhz
create_clock -period 3.1 -name i_clk [get_ports i_clk]

Timing

Worst Negative Slack (WNS):	0.039 ns
Total Negative Slack (TNS):	0 ns
Number of Failing Endpoints:	0
Total Number of Endpoints:	5472

Implemented Timing Report

Utilization Post-Synthesis | **Post-Implementation**

Graph | **Table**

Resource	Utilization	Available	Utilization %
LUT	6979	53200	13.12
FF	2448	106400	2.30
DSP	16	220	7.27

Power

69% Dynamic: 0.240 W (69%)
- 16% Clocks: 0.039 W (16%)
- 31% Signals: 0.074 W (31%)
- 31% Logic: 0.075 W (31%)
- 22% DSP: 0.052 W (22%)

31% Static: 0.106 W (31%)
- 100% PL Static: 0.106 W (100%)

Zynq UltraScale+系列 xczu7ev-ffvf1517-1LV-i

频率500mhz

create_clock -period 2.0 -name i_clk [get_ports i_clk]

Timing

Worst Negative Slack (WNS):	0.117 ns
Total Negative Slack (TNS):	0 ns
Number of Failing Endpoints:	0
Total Number of Endpoints:	7705

Implemented Timing Report

Utilization Post-Synthesis | **Post-Implementation**

Graph | **Table**

Resource	Utilization	Available	Utilization %
LUT	6959	230400	3.02
FF	2706	460800	0.59
DSP	16	1728	0.93

Power

23% Dynamic: 0.172 W (23%)
- 23% Clocks: 0.040 W (23%)
- 28% Signals: 0.048 W (28%)
- 37% Logic: 0.063 W (37%)
- 12% DSP: 0.020 W (12%)

77% Static: 0.563 W (77%)
- 98% PL Static: 0.550 W (98%)
- PS Static: 0.013 W (2%)

参数	Zynq-7000 (xc7z020clg484-2)	Zynq UltraScale+ (xczu7ev-
目标时钟约束	3.1 ns \ 322.6 MHz	2.0 ns\ 500 MHz
WNS (最差负裕量)	0.53 ns	0.117 ns
理论极限主频	**326.69 MHz**	**531.1 MHz**

精度：

==========

多功能 16路并行 SFU 硬件定点数精度评估报告

==========

[e^x (Mode 00, UQ1.15)]

最大绝对误差: 0.000371

平均绝对误差: 0.000137

误差标准差: 0.000076

[GeLU (Mode 01, Q4.12)]

最大绝对误差: 0.000849

平均绝对误差: 0.000333

误差标准差: 0.000229

[SiLU (Mode 10, Q4.12)]

最大绝对误差: 0.000981

平均绝对误差: 0.000399

误差标准差: 0.000230


[e^x] Error Distribution Histogram
Mean: 0.000137
Max: 0.000371
Frequency
Absolute Error
[e^x] Absolute Error vs. Input (x)
Sample Error
Absolute Error
Input Value (x)
e^x Error (N=32)
Max Error: 2.36e-04
[GeLU] Error Distribution Histogram
Mean: 0.000333
Max: 0.000849
Frequency
Absolute Error
[GeLU] Absolute Error vs. Input (x)
Sample Error
Absolute Error
Input Value (x)
GELU Error (N=32)
Max Error: 5.06e-04
[SiLU] Error Distribution Histogram
Mean: 0.000399
Max: 0.000981
Frequency
Absolute Error
[SiLU] Absolute Error vs. Input (x)
Sample Error
Absolute Error
Input Value (x)
SiLU Error (N=32)
Max Error: 6.51e-04
Input Value (x)

与理论计算基本一致


RTL vs Exact Math: e^x (Mode 00)
Math Exact Curve
RTL Hardware Output
Output Value (y)
Input Value (x)


RTL vs Exact Math: GeLU (Mode 01)
Math Exact Curve
RTL Hardware Output


Output Value (y)
Input Value (x)


RTL vs Exact Math: SiLU (Mode 10)
Math Exact Curve
RTL Hardware Output
Output Value (y)
Input Value (x)